数字锁相环

随着数字电路技术的发展，数字锁相环已广泛应用于调制解调，频率合成，FM立体声解码，彩色副载波同步，图像处理等各个方面。

数字锁相环不仅吸收了数字电路的高可靠性，小尺寸和低价格的优点，而且还解决了模拟锁相环的缺点，如直流零点漂移，器件饱和和易损坏性。

电源和环境温度。

离散样本的实时处理能力已成为锁相技术的发展方向。

锁相环是相位反馈控制系统。

在数字锁相环中，由于误差控制信号是离散数字信号而不是模拟电压，因此受控输出电压变化是离散的而不是连续的;环路组件也由数字电路实现。

因此，该锁相环称为全数字锁相环（称为DPLL）。

数字锁相环主要由数字鉴相器，可逆计数器，频率切换电路和N分频器组成。

数字鉴相器是DPLL的主要单元。

1.触发型数字锁相环（FF-DPLL）该环路使用双稳态触发器作为数字鉴相器，其状态由输入信号和本地受控时钟信号的正过零触发， 分别。

置位和复位脉冲状态变化之间的间隔反映了两个信号之间的相位误差。

2.奈奎斯特数字锁相环（NR-DPLL）在输入信号进入数字鉴相器之前对奈奎斯特速率（固定速率时钟脉冲）进行采样，然后利用本地控制时钟对信号进行数字乘法以产生数字信号。

相位误差。

3.过零检测数字锁相环（ZC-DPLL）该环路使用本地控制的时钟脉冲对输入信号的过零点进行采样。

非零实际样本值反映了相位误差，相位误差由相位误差调整。

本地时钟信号的相位。

4.超前滞后数字锁相环（LL-DPLL）锁相环相位检测器每周将输入信号的相位与本地时钟信号进行比较，并输出相应的超前或滞后脉冲。

阶段的领先或滞后。

通过变换为脉冲或减法脉冲相应地调整本地时钟相位。

（1）触发式相位检测器。

下图是这种相位检测器的组成示意图。

当检测到输入信号为过零时，触发器被设置为“1”，并且本地参考信号的正过零点将触发器重置为“0”。

（2）奈奎斯特速率采样相位检测器相位检测器由下图组成。

根据带通信号的采样定理选择模数转换器（A / D）的采样率，使得采样信号包含足够的输入信号相位信息。

（3）过零采样相位检测器。

这种相位检测器有两种形式，一种是正零交叉采样，这种正零交叉采样相位检测器是所有数字相位检测器中最简单的，并且易于实现。

另一种是正负过零点的采样。

（4）超前滞后采样相位检测器。

下图显示了由简单二元相位检测器表示的该相位检测器。

由输入信号和本地参考信号（或受控时钟信号）之间的相位比形成超前或滞后脉冲输出。

前导脉冲意味着本地参考信号的相位是后向的，θe> 0，因此引导脉冲将使本地参考信号的相位提前;滞后脉冲指示θe<0，其用于将本地参考信号的相位推回。